

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

64-065865

(43)Date of publication of application: 13.03.1989

(51)Int.CL

H01L 27/08 H01L 21/265

(21)Application number: 62-221231

(71)Applicant:

FUJITSU LTD

(22)Date of filing:

05.09.1987

(72)Inventor:


UNO MASAAKI

(54) MANUFACTURE OF COMPLEMENTARY SEMICONDUCTOR DEVICE

(57)Abstract:

PURPOSE: To enable a well to be easily provided which has such a profile that its impurity concentration is low on the surface and high at its interface with a substrate by a method wherein an ion implantation, semiconductor layer deposit, ion implantation, and a heat treatment are performed onto a semiconductor substrate.

CONSTITUTION: A resist mask is provided onto a p-type Si substrate and P ions are implanted so as to form an n layer 3 at the depth of 0.2μm. The resist is removed and an eptaxial layer 4 is overlapped thereon to be about 1μm in thickness. A resist mask 5 is applied again and P ions are implanted in a dose smaller than the preceeding implantation so as to form an n layer at the depth of 0.2μm. Next, the substrate 1 is subjected to a heat treatment at a temperature of 1100° C for about 50 minutes so as to remove the resist 5, and thus a so-called retrograted well is formed at the depth of about 2μm, which is highest at the depth of about 1.2μm in impurity concentration.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

⑲ 日本国特許庁(JP)

四公開特許公報(A)

昭64-65865

40 特許出願公開

⑤Int Cl.⁴

識別記号

厅内敦理等号

❷公開 昭和64年(1989) 3月13日

H 01 L 27/08 21/265

3 3 1

C-7735-5F Z-7738-5F

春食請求 未請求 発明の数 1 (全4頁)

❷発明の名称

相補型半導体装置の製造方法

. 创特 昭62-221231

顧 昭62(1987)9月5日 ❷田

母発 明

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

包出 貫士通株式会社

神奈川県川崎市中原区上小田中1015番地

四代 理 弁理士 寒川 眩一

1.毎男の名称

根荷型半導体整體の製造方法

2.特許請求の貧困

一端電流の半導体層(1)の一盤領域に反対導 電差の不純 悔をイオン在入し、

前以一等電量の半導体層(1)上に一番電源の 半導体層(4)を形成し、

趺一写電型の牛連体層(4)の前記一部領域に 対応する領域に、反対導電型の不純物をイネン性

路処理をなして、前記一部領域にレトログレー デッドウェル(5)を形成する

工程を有することを特徴とする根据型半導体数 量の製造方法。

3 . 発明の詳細な設明

- 平電表の半導体層に反対導電気の不調値をイ オン住入した後、一導電型の半導体層を避成し、 その後再び反対導電型の不見物をイオン往入し、

為処理をなして、レトログレーデッドウェルを形 成する工程を有する相待哲半導体袋量の製造方法

〔度衰上の利用分野〕

本発明は、相補選挙導件装置の製造方法の委良 に関する。特に、福福選半原体処置等において望 まれるいわゆるレトログレーデッドウェルを貿易 に製造する方法の改良に関する。

〔從来の技術〕

CMO5等、1つの予算体チップに Pチャンネ ル豊トラングスタとロチャンネル型トランジスタ とが形成されている相種型半導体整置が知られて おり、木炭の予導体基質の運電型と逆の導電型の 領域が島状に形成されている領域を流常でェルと

このウェルにおいては、その資度プロファイル が斯2日に示すような身であることが望ましいこ とも知られている。ラッチアップ現象(相補数半

持問昭 64-65865 (2)

〔発明が解決しようとする問題点〕

からるレトログレーデッドウェルを形成でするとは、個的で加速エネルギーの大きなイオン主なとなって、数百世代の大きなり、一世代の大きなり、一世代の大きなが、一世であると考えられるが、一世では、100~200 Kmgであると、このをは、一世の大きに、明確のレーを受け、このをあっては、明確のレーを受け、このとのは、1月日である。ことは問題である。このよう)は、0.1月日であり、所属のレトログレーデッエルを形成することは問題である。このデッエルを形成することは問題である。このデットに、父来技術においては、レトログレーディを表していません。

〔寒发例〕

以下、図面を参照しつ 1、木丸明の一定集例に係る相望を半導体交量の製造方法についてさらに後男士る。

第14回 粮

P 夏のシリコン基版1上 一番負地をレジスト 践2をもってカバーし、 B 夏の不純的であるリン ウェルを形成することは自易ではない。

本発明の目的は、この欠点を解剖することにあり、レトログレーデッドウェルを知るに 形成する 方法を関系し、レトログレーデッドウェルを有す る半導体装置を質易に製造する方法を提供するこ とにある。

(同畑点を解決するための手段)

(作用)

本発明においては、一書電型の半導体層に反対

年を約 180K eVの加速エネルギーをもってイオン 住入する。この工程により、当版 1 の製団から 0.2 μ m の限さに、 m 型の不純物であるリン学 3 が担入される。

第15回参照

レジスト質名を除去した後、P表のシリコン 居4を1μm 原にエピタキシャル成長する。この とさ、エピタキシャル成長されるP表のシリコン 居4の不純物濃度は基板1のP表の不純物濃度と 門程度に選ぶことは言うまでもない。

斯上C四参照

10.0210 1.

特開昭64-65865(3)

終端 領域(ウェルと基板と 塩乳)において高くならず、その対果レトログレーデッドウェルとならないからである。

第1 4 图参照

1.100でにおいて、50分間 簡易選をなし、 使用すみのレジスト256 を除虫する。その結果、 没さが約 2 μ= であり、最大濃度質量の憂さが 約 1.2μ= である a 型のレトログレーデッドウェ ル 8 が形成される。

第3型参照

このレトログレーデッドウェルの不純物温度プロファイルは図示するようになる。

第4图参照

以下、使来の手法をもって何えばCMOSを 形成する。

支面を映化して、二齢化ジリコン購了をもって 支面をカパーし、エチャンホル型ドBTのソース ・ドレイン質量に関ロを形成して、ここに五型不 独物を導入してエ^{*} 表質量のソース・ドレイン(1 ・12を形成し、つまいて、この領域上に二酸化シ

ウェルはレトログレーデッドウェルであるので、 ラッチアップ現金等の発生を防止しうる。

(発明の効果)

以上世明せるとおり、本発明においては、一尊 **電型の半導体層に反対導電型の不純物をイオン性** 入した後、一導電型の半導体層を形成し、その後 再び反対事業数の不負物をイオン住入し、 無気運 をなして、レトログレーデッドウェルを形成する こととされているので、極めて加速エネルギーの 大きなイオン往入数量を使用すことなり、貿易 に、レトログレーデッドウェルを形成することが でき、しかも、イオン往入される不純額の拡散係 **気の特性、イオン生入の加速エネルギーと エッピの** 関係、及び、エピタキシャル皮長する半導作層の **港原を選択することにより、所望の確度プロファ** イルのレトログレーテッドウェルを 易に実現す ることができ、そのだめ、レトログレーデッド ウェルを有する相補選半導体変量を鑑易に製造す ることができる.

リコン威?も形皮して、ョチャンネル型FBTの ソース・ドレイン領域に関口を形成して、ここに . P型不純物を導入してp。 短領域のソース・ドレ イン61·82を形成し、次に、アチャンネル型PE Tのゲート低速とエチャンネル型FBTのゲート 領域に存払款をなして、これらの質波の不純物道 皮を質量してゲート48・83を形成した後、これら モ二酸化シリコン酸71をもってカバーレ、ソース • ドレイン電視値域に関ロを形成し、アルミニウ ム酸を形成した後これをパターニングして、ソー ス・ドレイン電話44-45、84・85を形成するが、 このとき、ロチャンネル型FETのドレイン41と pチャンネル型FBTのFレイン 81とも接続して おき、ュチャンネル亙FRTのソース42とョチャ ンネル亞FBTのソース 82と を相補 数半導体 終置 の電流増予とすることが一般である。また、コ チャンネル型FFTのゲート 63とァチャンネル型 FBTのゲート 43とは接続して相補数半導件数量 の信号入力娘子とされることが一般である。

以上の工程をもって製造されるCMOSのュ

"4 ・関型の信仰な延明

第1 a~1 d 図は、木色明に低る相補数半率体 装置の製造方法の工程図である。

第2回は、本発明の目的を説明する図である。 第3回は、本発明の一変複例に係る相相数半導体 変異の製造方法を実施して実現した不調的プロ

部4回は、本見明の一変集例に係る相補型半導体 装置の製造方法を実施して製造したCMOSの 新園図である。

1・・・一導電型(9長)の半導体基板。

そ・・・レジスト膜、

ファイルである。

3 · · · 反対導電型(n型)の不純物、

4・・・一導電型(2型)の半導体層、

ち・・・レジスト戦、

5 · · · ュウェル、


7・・・二酸化シリコン酸、

71・・・二酸化シリコン酸、


61・・・ァチャンネルFBTのドレイン。

特開昭64-65865 (4)


代理人 身理士 寒川襄中




宝 2 🖛



第 1 a 数





110. 02 10 f.

LIST OF CITED REFERENCES

Date of the Office Action: February 12, 2003 Date of the Search Report: Date on which the Office Action or Search Report was received at our office: Date of List of Cited References: 1. Japanese Patent Laid-Open No. 64-065865 2. Japanese Patent Laid-Open No. 60-132358 3. Japanese Patent Laid-Open No. 60-132358	Dat of	the Offic	e Acti	Da Bake		4.0	
Date on which the Office Action or Search Report was received at our office: Date of : List of Cited References: 1. Japanese Patent Laid-Open No. 64-065865 2. Japanese Patent Laid-Open No. 63-102370 3. Japanese Patent Laid-Open No. 60-132358	Date of	the Searce	h Bene-	on: rebr	uary	12, 2003	
Date of : List of Cited References: 1. Japanese Patent Laid-Open No. 64-065865 2. Japanese Patent Laid-Open No. 63-102370 3. Japanese Patent Laid-Open No. 60-132358							· · · · · · · · · · · · · · · · · · ·
List of Cited References: 1. Japanese Patent Laid-Open No. 64-065865 2. Japanese Patent Laid-Open No. 63-102370 3. Japanese Patent Laid-Open No. 60-132358	was rece	oived at a	VIIICE	ACTION OF	Sea	rch Report	
List of Cited References: 1. Japanese Patent Laid-Open No. 64-065865 2. Japanese Patent Laid-Open No. 63-102370 3. Japanese Patent Laid-Open No. 60-132358				.ce:			
1. Japanese Patent Laid-Open No. 64-065865 2. Japanese Patent Laid-Open No. 63-102370 3. Japanese Patent Laid-Open No. 60-132358			<u>•</u>				
1. Japanese Patent Laid-Open No. 64-065865 2. Japanese Patent Laid-Open No. 63-102370 3. Japanese Patent Laid-Open No. 60-132358	List	of Cited I	Referenc	26s:			
2. Japanese Patent Laid-Open No. 63-102370 3. Japanese Patent Laid-Open No. 60-132358					•		
2. Japanese Patent Laid-Open No. 63-102370 3. Japanese Patent Laid-Open No. 60-132358	1.	Japanese	Patent	Laid-Open	No.	64-065865	
3. Japanese Patent Laid-Open No. 60-132358		Japanese	Patent	Laid-Open	No.	63-102370	
	3.	Japanese	Patent	Laid-Open	Ño.	60-132358	
marks:							
marks:							
marks:							
marks:						•	
marks:							
marks:	A						
marks:							
marks:							
marks:							
marks:							
marks:							
marks:							
marks:							
marks:							
	marks:						
							÷.*
						•	

拒絕理由通知書

特許出願の番号

平成 6年 特許願 第265529号

起案日

平成15年 2月 7日

特許庁審査官

加藤 浩一

8617 4R00

特許出願人代理人

筒井 大和 様

適用条文

第29条第2項

この出願は、次の理由によって拒絶をすべきものである。これについて意見があれば、この通知書の発送の日から60日以内に意見書を提出して下さい。

理 由

この出願の下記の請求項に係る発明は、その出願前日本国内又は外国において 頒布された下記の刊行物に記載された発明に基いて、その出願前にその発明の属 する技術の分野における通常の知識を有する者が容易に発明をすることができた ものであるから、特許法第29条第2項の規定により特許を受けることができな い。

記(引用文献等については引用文献等一覧参照)

- ・請求項 1-38
- · 引用文献等 1-3

・備考

引例1の第2頁右下欄第6行一第3頁左上欄第10行、および第3図の記載を を照されたい。引例1の「このとき、エピタキシャル成長されるp型のシリコン 層4の不純物濃度は基板1のp型の不純物濃度と同程度に選ぶことは言うまでも ない。」との記載は、本願発明の「所定の不純物濃度の設計上の不純物濃度と同 一な不純物濃度を有するように」という構成に相当する。同様に、引例1の「p 型シリコン層4の表面から・・・不純物が・・・注入され・・・1,100℃におい て・・熱処理をなし」との記載は、本願発明の「エピタキシャル層の表面を通 じて、上配エピタキシャル層に不純物を導入する」という構成に相当する。濃度 については、第3図を参照されたい。引例1には、ゲート絶縁膜として機能する 酸化膜を、エピタキシャル層の表面を酸化することにより形成することは問知の方法で あるから、引例1に記載された発明において、ゲート絶縁膜として機能する酸化 膜を、エピタキシャル層の表面を酸化することにより形成することは当業者が容



発送番号 045152 発送日 平成15年 2月12日 2/2

易になし得たことである。

引例2の第2頁右下欄第1行一第3頁左下欄第4行、第1図の記載を参照されたい。

引例3の第3図、第4図の記載を参照されたい。

引用文献等一覧

- 1. 特開昭64-065865号公報
- 2. 特開昭63-102370号公報
- 3. 特開昭60-132358号公報

先行技術文献調査結果の記録

調査した分野 IPC第7版 H01L21/205

この先行技術文献調査結果の記録は、拒絶理由を構成するものではない。

この拒絶理由通知の内容に関するお問い合わせ、または面接のご希望がございましたら下記までご連絡下さい。

特許審查第三部金属加工 加藤 浩一 TEL. 03(3581)1101 内線3425 FAX. 03(3580-6905)